瀏覽 的方式: 作者 Tseng, Wang-Dauh
顯示 2 到 2 筆資料,總共 2 筆
< 上一頁
題名 | 作者 | 日期 |
---|---|---|
Reduction of Test Power during Test Application in Full-Scan Sequential Circuits with Multiple Capture Techniques | Lin, Hsu-Yang; Tseng, Wang-Dauh; Lai, Liang-Chien | 2007-01-26T02:02:06Z |