完整後設資料紀錄
| DC 欄位 | 值 | 語言 |
|---|---|---|
| dc.contributor.author | 陳聖翔 | |
| dc.date | 92學年度 | |
| dc.date | 第二學期 | |
| dc.date.accessioned | 2009-08-23T05:52:33Z | |
| dc.date.accessioned | 2020-07-05T07:09:56Z | - |
| dc.date.available | 2009-08-23T05:52:33Z | |
| dc.date.available | 2020-07-05T07:09:56Z | - |
| dc.date.issued | 2007-11-06T01:58:28Z | |
| dc.identifier.other | D8957188 | |
| dc.identifier.uri | http://dspace.fcu.edu.tw/handle/2376/2032 | - |
| dc.description.abstract | 在 VLSI Physical Design 中許多常見的 constraints 有助於block 之間資料的傳遞，而Outline constraint 是其中之一。這種控制數個有限制條件的 module 在一固定面積中的相關位置的問題，很不好解決。利用 GFA (Genetic Floorplan Algorithm)可以在較短的時間找到一個好的floorplan 的優點，來試著解決 Outline 的問題。最後藉由數種不同 benchmark 的實驗結果，可以證明這個方法不但有效，而且可以快速的找到一個好的解並應用在Floorplanning之外的用途上。 | |
| dc.description.tableofcontents | 圖片目錄‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧二 摘要‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧五 第一章 導論‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧1 第二章 問題定義‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧20 第三章 GFA‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧22 第四章 做法‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧30 第五章 結果‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧33 第六章 結論‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧35 參考資料‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧ 37 | |
| dc.format.extent | 43 | |
| dc.format.extent | 6097037 bytes | |
| dc.format.extent | 1832 bytes | |
| dc.format.mimetype | application/pdf | |
| dc.format.mimetype | text/plain | |
| dc.language | 中文 | |
| dc.language.iso | zh_TW | |
| dc.relation.isbasedon | [1] Chang-Tzu Lin, De-Sheng Chen, and Yi-Wen Wang, ”An Efficient Genetic Algorithm for Slicing Floorplan Area Optimization,” [2] Evangeline F.Y. Young, Chris C.N. Chu, M.L. Ho,“A Unified Method to Handle different Kinds of Placement Constraints in Floorplan Design,”Proc. VLSID 2002 [3] K. Shahoohar and P. Mazumder,“VLSI Cell Placement Techniques,”ACM Computing Surveys, Vol. 23, No. 2, June 1991 [4] H. Murata, K. Fujiyoshi, and M. Kaneko,“VLSI/PCB Placement with Obstacles Based on Sequence Pair,”Proc. ISPD, pp. 26–31, 1997. [5] M. Kang and W. Dai,“General Floorplanning with Lshaped,T-shaped and Soft Blocks Based on Bounded slicing Grid Structure,”Proc. of ASP-DAC '97, pp.265-270, 1997. | |
| dc.title | VLSI - Floorplanning 之應用 | |
| dc.type | 大學生學期報告 | |
| dc.contributor.department | 資訊工程學系,資訊電機學院 | |
| dc.description.instructor | 陳德生 | |
| dc.description.programme | 資訊電機學院 | |
| dc.description.programme | 資訊工程學系 | |
| 分類: | 資電092學年度 | |
文件中的檔案：
| 檔案 | 描述 | 大小 | 格式 | |
|---|---|---|---|---|
| IECS_92011.pdf | 5.95 MB | Adobe PDF | 檢視/開啟 |
在 DSpace 系統中的文件，除了特別指名其著作權條款之外，均受到著作權保護，並且保留所有的權利。