完整後設資料紀錄
| DC 欄位 | 值 | 語言 |
|---|---|---|
| dc.contributor.author | 蔡錫鈞 | |
| dc.date.accessioned | 2009-08-23T04:45:31Z | |
| dc.date.accessioned | 2020-05-29T06:13:18Z | - |
| dc.date.available | 2009-08-23T04:45:31Z | |
| dc.date.available | 2020-05-29T06:13:18Z | - |
| dc.date.issued | 2006-11-09T04:26:50Z | |
| dc.date.submitted | 1997-12-22 | |
| dc.identifier.uri | http://dspace.fcu.edu.tw/handle/2377/3020 | - |
| dc.description.abstract | 本文考慮使用AND,OR及NOT等元件來計算Parity函數, 本文證明使用三層線路來計算Parity函數時所須之最少線路數(wires)為t2*(n-1/t),其中t為輸出元件的輸入線數.同理可証四層線路之下限. | |
| dc.description.sponsorship | 東海大學, 台中市 | |
| dc.format.extent | 3p. | |
| dc.format.extent | 249783 bytes | |
| dc.format.mimetype | application/pdf | |
| dc.language.iso | zh_TW | |
| dc.relation.ispartofseries | 1997 NCS會議 | |
| dc.subject | 計算複雜度 | |
| dc.subject | 線路複雜度 | |
| dc.subject | 布林函數複雜度 | |
| dc.subject.other | 演算法 | |
| dc.title | Parity函數之三層線路下限 | |
| dc.title.alternative | A Depth 3 Circuit Lower Bound for the Parity Function | |
| 分類: | 1997年 NCS 全國計算機會議 | |
文件中的檔案：
| 檔案 | 描述 | 大小 | 格式 | |
|---|---|---|---|---|
| ce07ncs001997000153.pdf | 243.93 kB | Adobe PDF | 檢視/開啟 |
在 DSpace 系統中的文件，除了特別指名其著作權條款之外，均受到著作權保護，並且保留所有的權利。