Low-Error and Area-Efficient Fixed-Width Multiplier by Using Dual Group Minor Input Correction Vector and Recovering Input Correction Vector Over-Compensation

Abstract

本篇論文利用分群的次高權重部分乘積 項，協助截斷電路中權重最高的部分乘積項共 同進行誤差補償，以增進錯誤修正能力；進一 步限制截斷電路中最高權重部分乘積項的補 償值，降低過度補償誤差；進而透過邏輯化 簡，將補償電路複雜度降低。在16×16位元固 定寬度乘法器上，相較於截斷乘法器能修正 87%的誤差，且只需要完整乘法器53%的電路 面積。