Low-Error and Area-Efficient Fixed-Width Multiplier by Using Minor Input Correction Vector with Fixed Compensation Circuit

Abstract

本論文提出一個新的誤差補償方法來設 計高精準度且低面積的固定寬度乘法器。精 準度提昇方面，我們針對次輸入補償部分乘 積項，根據機率統計計算分析部份乘積權重 關係，由較高權重搭配較低權重做進位判別， 提高補償的精準度。面積化簡方面，我們以 狄摩根定理來簡化補償電路達到面積節省， 且補償電路由固定式輸入取代先前文獻延展 性架構，使電路複雜度不隨位元增加而增長。 本論文所提出的固定寬度乘法器在8􀵈8 位元 下，可較截斷固定乘法器之誤差改善80%， 對於標準乘法器可節省42%面積。